其中RS IP core生成编码和解码模块,NCO IP core和FIR IP core联合完成DQPSK调制和解调。系统中所有的模块都是由Simulink和DSP_Builder库中的模块构成的。其中阴影部分说明该模块采用了Altera公司的IP core。
系统的设计指标:信源速率2Mbps、系统时钟频率100MHz、中频载波频率10MHz。
3 IP core的系统集成及系统的实现
本文通过系统给定的指标要求确定所用各个IP core的具体参数,然后确定其他辅助功能模块的参数。IP core系统集成流程如图2。
图2. IP core系统集成流程
3.1 IP core的系统集成
A. 编解码模块(RS):系统采用Altera公司的RS IP core,采用(204,188)编码,该码字是RS(255,239)的缩短码,其最大纠错能力t=(n-k)/2=8。缩短码的纠错能力不变,但是由于码长的变短,增加了编码的效率。
RS IP core有两种标准的编码模式,不同的编码标准下可以对RS码的码长、码字中包含的信息符号数、输入输出的比特位宽等参数进行选择[1]。系统采用RS(204,188)进行编解码,每个符号中包含8个bit,输入/输出总线宽度为8。
B. 滤波器模块(FIR):本试验将FIR IP core配置成升余弦滚降滤波器对输入的I、Q两路信号进行成形滤波,滤波器设计的关键在于截止频率(fcut)和采样频率(fsample)的选取[2]。