基于DDS的高分辨率信号发生器的实现

1引言

         信号源作为一种基本电子设备无论是在教学、科研还是在部队技术保障中，都有着广泛的使 用。信号源作为一种通用电子测试仪器是我军进行高科技战争不可缺少的一种测试仪器。因此，从理论到工程对信号的发生进行深入研究，不论是从教学科研角度， 还是从部队技术保障服务角度出发都有着积极的意义。随着科学技术的发展和测量技术的进步，对信号源的要求越来越高，普通的信号发生器已无法满足目前日益发 展的数字技术领域科研和教学的需要。DDS" target="_blank">DDS技术是一种新兴的频率合成技术，他具有频率分辨率极高、频率切换速度快、切换相位连续、输出信号相位噪声低、可 编程、全数字化易于集成、体积小、重量轻等优点。

         根据DDS的特点将其应用于信号源中可以大大提高信号源的分辨率，而且可以有效的降低成本、缩小体积。
   2　DDS的原理   
     
   
           如图1所示，将要产生的波形数据存入波形存储器中，然后在参考脉冲的作用下，对输入的 频率数据进行累加，并将累加器输出的一部分作为读取波形存储器的地址，将读出的波形数据经D/A转换为相应的电压信号，D/A转换器输出的一系列的阶梯电压信号经低通滤波器波后便输出了光滑的合成波形的信号。

DDS的输出信号的频率为：   
           其中：fout为信号合成频率；fclk为参考时钟频率；ΔPhase为频率设置数据，也称为频率控制字N为相位累加器的位数。

DDS的频率分辨率即最低频率为：   
           所以只要N足够大，DDS可以得到很小的频率间隔。要改变DDS的输出信号的频率，只要改变ΔPhase即可。

根据奈奎斯特抽样定理，DDS的最大频率为：   
   3系统组成及工作原理

3.1波形发生器的主要技术指标

标准波输出：正弦波、方波、三角波、正锯齿波和梯形波。
任意波输出：1×4 096点（抽样）。
输出频率范围：0.000 1～5M Hz。
相对频率分辨率：10-3 Hz。
输出信号电压： 5Vp-p。
相位噪声：≤-90 dB/Hz。

3.2电路原理简介

         从式（1）可知，要确定信号的输出频率只要确定了N，K（即ΔPhase）和fclk 三个参数即可。假设固定fclk，对K进行变化，由奈奎斯特定理可知为了保证其保真度，要求对波形进行至少8个点的取样。

         从分析可知，波形库中存储波形幅值的数据越多，输出的波形越逼近实际波形，所以在设计电路时采用4 k×8 b大小的双口RAM。如果满足条件：至少取样8个点，则步进长度最大为K＝1 000 000 000 B(512)，以此步进长度和不变的参考频率fclk对波形库进行抽样时就得到的最大频率为fout ＝5M Hz。当K以步进为1进行抽样可以得到最低输出频率为fout＝9765.625Hz。从上述计算可知，输出频率范围为：9765.625～5 MHz。这样得到的频率上限能够满足条件，但频率下限太大，与给定的技术指标相差甚远。因此只单一的改变步进长度K来得到大范围的输出频率是不可能的。如 果能够同时改变参考频率和步进长度，那么频率输出范围将大大扩大。

         鉴于以上想法，在设计时将fclk进行分频，只要尽可能的扩大参考频率fclk的分频范围就可以降低输出频率的下限。本文采用24 b可编程分频器。因为外部时钟的频率为40 MHz，所以分频后最低参考频率为2.384 185 7 Hz，这时如果以最小步进长度K=1对波形库中的数据进行抽样,则能够得到最低输出频率为0.000 58 Hz。所以，经过改进后的任意波形发生器的输出频率范围为：0.000 58~5M Hz，这样的频率范围已经能够满足所给的技术指标，且提高了频率的分辨率，分辨率可达0.000 58 Hz。

3.3电路实现

         系统在单片机控制下，通过逻辑器件EPM9320的控制，先将所需波形一个周期（或几个周期 ）的数据按RAM的大小进行抽样，将抽样点数据写入波形库（RAM）。根据键盘输入参数确定信号波形，并确定出计数器的步进长度K值和分频器的分频值M， 并将结果送入逻辑控制芯片中，逻辑控制电路根据K值和M值读取库中的抽样点，经D/A转换后得到输出波形的模拟值。

         因为IDT7134是12 b的，所以在设计时将计数器设计为一个12 b的地址计数器，这样可以保 证地址计数器端口和双口RAM的地址端口一一对应，避免了舍位误差。又由于AD9713B是12 b 的，故需要两片双口RAM IDT7134，高8位、低4位各占一片。经转换后的模拟信号电压值很小，不便于滤波，因此还需要一个二级放大电路对输出信号进行放大。

         整个电路设计共分为3个部分：逻辑控制部分、数模转换部分和放大电路部分。逻辑控制部 分中的单片机完成对整个系统控制，逻辑器件EPM9320为读出波形库提供参考频率、对波形库数据的写入和读出的控制以及控制数模转换。电路实现框图如图2所示。   
     
   
           逻辑器件EPM9320是美国ALTERA公司开发生产的第三代阵列矩阵（MAX）结构的高性能在线可 编程逻辑器件(CPLD" target="_blank">CPLD)。他支持JTAG插口,本论文采用功能强大的MAX+PLUSⅡ 9.05开发环境完成在线编程。
   4结语

         波形发生器是电子系统的心脏，随着科学技术的发展，现代雷达系统和电子对抗系统对信号 源的要求越来越高，提高信号源性能已经成为国内和国外工程师的主要方向。DDS是一种全新的频率合成技术，DDS的出现给信号源的研究开创了一个新的纪 元，现在这种频率合成已在电子领域得到越来越多的应用。本文在研究DDS基本原理的基础上，完成了波形器的电路设计和编程。用这种方法设计的波形发生器结 构简单，造价成本低，而且信号源输出信号的分辨率提高。此外，由于设计电路时使用了可编程逻辑器件，所以可以进一步扩展性能。设计中应着重注意线路板的布 线方式，以减少外界干扰，降低输出信号的杂散。?