基于LDPC编码的CPM调制系统设计与分析

摘  要： 从对抗需求和可实现性出发，设计了一种基于LDPC编码的CPM调制系统，对系统结构进行了优化设计，避免了LDPC和CPM之间多次迭代所带来的系统复杂度问题，通过对编码和调制过程中的主要算法进行简化，减少了运算量，提高了可实现性。最后，对系统性能进行了仿真，并对仿真结果进行了对比分析，同时给出了硬件实现的资源使用情况。结果表明该设计在同等信道条件和误码率需求下，具有更低的发射功率，能够获得更好的低截获性，对实际应用具有一定的指导意义。
关键词： 对抗性无线通信； 低密度奇偶校验码； 连续相位调制； 串行级联
       可靠性和有效性是通信系统必须考虑的两个主要因素，无线通信还需要考虑频谱效率和功率效率，对于对抗性无线通信，还希望获得更好的抗干扰性和低截获性。截获最基本的前提是信号强度足够，也就是说,到达截获系统天线处的信号必须要达到一定的功率密度，降低通信所需的发射功率能够在同等条件下获得更好的低截获性，同时，采用更低的发射功率完成通信对无线设备的能量损耗也具有重要意义。信道编码能够提高通信的可靠性，在同样的信噪比情况下，获得更低的误码率，也就是说，在同样条件下，能够采用更小的发射功率实现同样的误码率，因此能够具有更好的功率效率和低截获性能，但同时又因为增加了信息的冗余位而牺牲了一定的频谱利用率。因此，需要在功率利用率和频谱利用率之间寻找一个平衡，先进的编码技术与高效的调制技术相结合能够有效解决这一难题。对于实际应用而言，可实现性是一个更为重要的因素，因此，如何降低系统中所采用技术的算法复杂度来提高可实现性也是系统设计所要考虑的一个重要问题。本文从串行级联编码理论入手，综合考虑系统的功率效率、频谱效率和可实现性，在对LDPC和CPM编译码算法进行简化的基础上，提出了一种新的串行级联编码调制系统的设计方案，并对该系统的性能进行了仿真和对比分析，最后，给出了具体实现时硬件资源的使用情况。
1 CPM与LDPC简介
     连续相位调制(Continuous Phase Modulation)是一种包络恒定、相位连续的调制方式，具有较高的频谱利用率和功率利用率。这种调制最大的特点就是它的相位连续，从而降低了信号的频谱旁瓣，使能量主要集中在主瓣中，同时由于其相位具有记忆性，使得该调制方式具有一定的编码增益。恒包络特性使得该调制方式对功放的非线性不敏感，尤其适用于需要使用非线性功率放大器的无线通信系统，在远距离通信中有很大优势。基于该调制的无线通信系统早在20世纪90年代就已应用于美国的军方系统。
     低密度奇偶校验码（Low Density Parity Check Code）是一种分组码，它是一种性能优良的信道编码，在中长码时有着优于Turbo码的性能，能够获得距离香农限零点几分贝的良好性能，该码的校验矩阵很稀疏，因此译码复杂度比Turbo码更低，并且可以实现并行译码，减小译码时延。目前已被广泛应用在通信、广播、HDD硬盘等领域。
     1966年FORNEY G D提出了一种串行级联编码方案[1]，级联编码是指可以对信息序列先进行一种编码(外码)，然后再对外码编码所得序列进行另一种编码(内码)。Forney的研究表明级联编码能够获得较大性能改善，使译码错误概率随着码长呈指数减少，而译码复杂度只是以代数形式增加。
2 基于LDPC的CPM调制系统模型
　    根据Rimoldi的研究[2]，CPM可以分解为连续相位编码器（Linear Continuous Phase Encoder）和无记忆调制器（Memoryless Modulator）两部分，其中CPE可以看做码率为1的卷积码，因此可以作为内码与其他信道编码的级联。通常，在级联编码系统的外码和内码之间加入一个交织器，可以大大提高性能。但是，由于LDPC本身的内在交织性使得经过编码的LDPC码已经具有类似于交织器的打乱顺序的特点，所以在LDPC与CPM级联的系统中交织器不是必须的。因此，本文提出了如图1所示的基于LDPC编码的CPM调制系统模型。
     在发射端，需要发送的信息字经LDPC编码后进行符号映射，然后输入到M进制的CPM中，CPE部分对输入信息进行连续相位编码，编码后获得的相位经过MM调制器调制后发射出去。
　在接收端，采用基于SISO算法的CPM译码器进行硬判决并输出符号的软信息。CPM软译码器对每个时刻可能码字符号的概率进行比较判决，并将这个符号的概率作为似然概率输出，对LDPC译码器进行初始化。经LDPC译码模块进行迭代译码后作硬判决输出。
3 系统的工作过程
3.1 系统的编码调制过程
　    鉴于LDPC码编译码算法的复杂度较高，直接使用将带来较高的编译码时延，会给工程实现增加难度。因此,在系统设计时,采用了准循环LDPC（Quasi Cyclic LDPC）码[3]，该码的准循环特性使得该码在编译码上具有规律性，可采用简单的移位寄存器实现，能够有效降低译码复杂度。
　    QC-LDPC的编码采用了RICHARDSON等人提出的“贪婪算法”[4]，该算法通过对行满秩的校验矩阵H进行行列置换，变换成近似下三角形式，同时将H划分为几个小块的稀疏矩阵，然后再进行编码，对矩阵的行列置换保持了矩阵的稀疏性，降低了编码的复杂度，实现了近似线性编码，在实际工程中得到了较为广泛的应用。

3.2 系统的解调译码过程
　参考文献[6]设计的LDPC+CPM串行级联系统采用了两译码器之间信息互相传递并进行迭代，直到LDPC码译码器译码成功或者达到最大迭代次数后判决输出。这种设计基于LDPC与CPM两种译码算法之间相互迭代和传递消息，虽然较本文的系统结构会有一定的性能优势，但却极大地增加了译码复杂度，带来了恶劣的处理延时和存储空间问题，实际应用中硬件实现困难。因此经仿真分析并权衡性能和可实现性后提出了图1所示的系统结构，这样的结构不需要在LDPC和CPM两者之间进行迭代译码，使得系统能够获得更快的译码速度和更少的数据存储。
　 如图1所示，CPM调制后的信号经过信道后，在接收端同本地存储的所有发射基带波形进行匹配相关,并将相关值作为似然信息送入CPM的SISO译码器进行一次迭代更新。CPM译码迭代采用的是基于BCJR算法的SISO译码方法[7]，输出更新后的模板匹配最大值。通过此最大值，可以确定其所对应的C，而所存模板中每一个C对应的“当前时刻”的输入信息符号un是确定的。由此，经匹配相关可确定un。再将un分解为原信息比特，并通过相关峰值获取每一信息比特的初始消息，传递给QC-LDPC译码器进行译码迭代。