毫米波低相噪捷变频高分辨率雷达频率源设计

摘  要： 设计了一种由直接数字频率合成(DDS)、倍频链构成的三次变频直接频率合成方案，实现了低相噪捷变频高分辨率毫米波雷达频率合成器设计。利用直接频率合成器的倍频输出取代传统三次变频毫米波频率源的锁相环(PLL),同时提供线性调频(LFM)信号，优化DDS和变频方案的频率配置关系。利用FPGA电路进行高速控制，较好地解决了毫米波频率合成器各技术指标之间的矛盾。实测结果表明，采用该方案的毫米波频率合成器在本振跳频带宽为160 MHz时，线性调频频率分辨率可达0.931 Hz，最大频率转换时间小于2 ?滋s，最大杂散低于-60 dBc，相位噪声优于-90 dBc/Hz。
关键词： 直接数字频率合成；线性调频；锁相环；三次变频；毫米波雷达
       毫米波雷达技术研究始于20世纪70年代,从1986年开始，美国国防部为了解决毫米波分立元器件离散以及价格昂贵的问题，由国防高级研究项目局(DARPA)发起并主持了一项历时近8年(1986～1994年)的微波毫米波单片集成电路计划(MIMIC)。该计划旨在开发1 GHz～100 GHz频率范围内的各种单片集成电路，要求成本低、性能好、体积小、可靠性高并具有批量生产能力。该计划的顺利实施并完成，直接推动了毫米波制导技术的飞跃发展。毫米波雷达充分利用了毫米波的特性，具有诸多优势：(1)频带宽，适合于各类宽带信号处理；(2)可以在小的天线孔径下得到窄波束，方向性好，有极高的空间分辨力；(3)有较宽的多普勒带宽，测速精度高；(4)地面杂波和多径效应影响小，低空跟踪性能好；(5)其散射特性对目标形状的细节敏感，可提高多目标分辨和对目标识别的能力与成像质量；(6)抗电子对抗，反隐身；(7)与激光和红外相比，具有穿透烟、灰尘和雾的能力，可全天候工作[1]。但是毫米波雷达也存在作用距离有限(数十公里之内)、开发成本高等缺点。
     20世纪90年代以来，随着军事斗争对毫米波雷达需求的增长以及在研制毫米波雷达发射机、接收机、天线和无源器件等各个方面的重大突破，毫米波雷达技术的发展进入了一个新的阶段。高线性度和低相噪的线性调频信号非常符合毫米波雷达体积及精度等方面的要求[2]。传统产生LFM信号的方法是采用压控振荡器(VCO)，但在整个宽频段内VCO产生高线性度的LFM信号是相当困难的。直接数字频率合成器（DDS）由于采用数字电路结构，频率分辨率高，且具有相位连续特性，所以其产生LFMCW信号线性度大大优于VCO。虽然DDS输出信号中带有杂散信号，但其相位截断杂散信号具有可预见性[3]。只要合理选择输出频点就可以满足系统设计要求。
     本文给出了一种毫米波全相参雷达系统导引头的设计和实现方法，包括收发系统结构设计以及高性能的频率合成器设计。该系统主要功能为产生在Ka波段的两路信号，一路是产生多种模式的线性调频信号作为发射的激励信号，另一路则产生相应的本振接收信号。系统对这两路信号在相位噪声、杂散及变频时间上都提出了较高的要求。
1 系统设计与实现
     DDS输出LFM信号的上变频可通过多次变频实现，也可以通过DDS驱动PLL实现，但是后者不仅会造成输出频率步进的恶化，而且PLL的实现必须考虑锁定时间、环路带宽与扫频时间间隔、扫频频率间隔的关系，设计上较为复杂[4]。虽然利用PLL的窄带滤波特性输出的LFM信号杂散性能可以改善，但由于锁相环锁定过程的存在以及锁定过程中存在的过冲等问题，总体上LFM信号的频率稳定度与DDS输出LFM信号相比有所下降，故此方案对LFM信号频率稳定度的影响直接决定整个系统的性能。多次变频则可以在不恶化LFM信号输出频率步进的前提下，通过设计合理的本振信号以达到最小程度的相噪恶化。本方案中，输出LFM信号的时间间隔为ns级，而PLL的ns级的瞬时跟踪特性并不理想，故采用多次上变频方案更为合适。多次上变频中，中频输入与本振信号频率不能相差太远，即本振和射频输出频率不能相差太近(尤其是中频信号为LFM信号时)，否则变频后信号带宽与信号中心频率的比值太小，即对滤波器的选择性要求太高导致工程上无法实现，但是为了减小变频级数，本振频率应尽量高。因此，上变频的关键为变频级数以及各级变频本振频率的确定。
     通过详细的频谱规划，本上变频方案采用三级变频设计，分别采用高、低、高本振设计，高本振即变频输出频率为本振频率与中频频率的差频信号，低本振即变频输出频率为本振频率与中频频率的和频信号。配置频率关系保证7阶以下的变频交调落在有用信号带宽之外，易于滤除。DDS输出的LFM信号由于带宽远小于本振信号频率，故在频谱规划时可当作是频率为输出LFM信号的中心频率的单频信号。另外，系统输出信号在毫米波波段，如果系统采用传统锁相环电路，跳频时间在?滋s量级，不能满足本设计跳频时间小于2 ?滋s的指标。直接合成方案可以保证其工作频率和跳频时间；由DDS提供精确的步进，来产生线性扫频信号，保证调频脉宽、调频带宽的准确性；多次变频则可以在不恶化LFM信号输出频率步进的前提下，通过设计合理的本振信号达到最小程度的相噪恶化，且实现结构较为简单，易于实现。
     综上所述，选用DDS+直接合成的方案，以充分发挥DDS高分辨率的特点。DDS可以实现小步进的跳频功能，且变频时间极短，但DDS的工作和输出频率较低，所以考虑将DDS的输出信号进行倍频和混频，从而实现最终输出信号的跳频功能；同时，充分利用DDS芯片的线性调频功能，然后经过混频，实现输出激励信号的线性调频功能。其系统方案如图1所示。
   
       由图1可知，晶振提供的120 MHz信号分为三路，分别输出给分频器产生60 MHz基准源、给FPGA提供时钟，另一路经过放大器取谐波，得到480 MHz和600 MHz的信号。600 MHz信号通过64倍频链，产生38.4 GHz的毫米波波段本振信号。480 MHz信号经一分四功分器，通过DDS、混频、8倍频电路，产生C波段的发射和接收中频信号，然后分别与38.4 GHz的毫米波波段本振信号混频，得到最终的射频信号和接收本振。其中，DDS为两路输出，一路产生毫米波LFM信号，另一路产生毫米波雷达的跳频本振信号源。
1.1 LFM信号实现
     目前基于数字技术，大时带积的线性扫频信号主要通过DDS技术与倍频器、混频器、PLL等上变频技术相结合来产生。本方案低频段线性扫频信号的产生是通过选择合适的DDS芯片并对该芯片进行合理的参数配置得到。对于本设计，DDS芯片输出的LFM信号的中心频率为60 MHz，调频脉宽和调频带宽如表1所示。
   
   
     考虑芯片系统时钟、输出通道数目、输出频率相噪杂散水平等方面的因素，采用ADI公司的AD9958提供LFM信号。DDS的输入时钟为480 MHz，AD9958在一块芯片上集成了两个完整的DDS通道，两通道完全独立，故一路通道信号可提供给跳频信号源而无需另外一片DDS器件。由于AD9958的参数设置为串行方式，其串行时钟最大为200 MHz。为了减小控制系统的响应时间，应尽量减小控制芯片向被控制芯片的送数时间，故控制芯片采用Xilinx公司的FPGA芯片EP1C3T100I7。
1.2 C波段跳频信号源实现
     C波段跳频源的相噪杂散水平、变频时间、功率平坦度指标好坏将影响整个系统的指标好坏，而C波段信号设计的关键是380 MHz信号的设计。380 MHz信号由480 MHz信号和100 MHz信号混频产生。其中，100 MHz信号由DDS产生，选用Mini公司的SYM-2无源双平衡混频器来产生380 MHz信号。混频后接一声表面波(SAW)滤波器，其技术指标为：中心频率为380 MHz，通带带宽BW(-1 dB)>20 MHz，插损<4.5 dB，带外抑制>60 dBc@Fo±90 MHz、>70 dBc@Fo±180 MHz。该滤波器主要用于对DDS输出信号进行杂散抑制，由于后级倍频到C波段的倍频次数较高，采用声表面波滤波器利用其矩形系数好、带宽较窄的特点，能够提高整个C波段跳频信号源的频谱纯度。
1.3 毫米波波段本振点频源实现
     毫米波波段点频源的相噪杂散水平也将影响整个系统的指标好坏，而毫米波波段信号设计的关键是600 MHz信号的设计。600 MHz信号由120 MHz信号经过倍频滤波产生。在实际工程中，倍频器多为偶数次倍频器，所以本方案中使用Sirenza公司的放大器SNA-386，让其工作在饱和状态，取其谐波分量中的五次谐波来实现五倍频的功能。同时，系统中所需的480 MHz信号是取120 MHz信号的四次谐波得到。在SNA-386放大器后使用组合滤波器分别对600 MHz和480 MHz的信号进行滤波，从而得到这两路信号。SNA-386是GaAs单片宽带放大器，具有50 ?赘匹配、可级联的特点。SNA-386在工作频率为0.1～3 GHz时，增益为20 dB，3 dB时带宽为3 GHz，1 dB时压缩点为10 dBm，三阶交调截点为23 dBm，噪声系数为4 dB，反向隔离为22 dB，器件电压为3.7 V。电路结构如图2所示。