基于ECRL电路的两种改进绝热电路

摘  要： 传统绝热电路ECRL(Efficient Charge Recovery Logic)有两个缺点，其一是电路节点能量不能被完全回收；其二是电路的功耗随着负载电容的增大而增加。对此提出了两种改进型电路，一种是构造一条能量回收通路，使得未回收的能量通过构造的通路得到回收，用有限的绝热损失实现非绝热能量的完全回收；另一种是通过自举操作使得电路的非绝热过程仅涉及电容较小的驱动MOSFET管，与负载电容不直接相关。采用0.5 μm BSIM3v3模型工艺的HSPICE对上述电路进行仿真，结果表明，与ECRL电路相比，两种改进型电路的功耗均有一定程度的降低。
关键词： ECRL； 能量回收； 绝热电路
       通常降低集成电路功耗的方法有减小负载电容、减少开关跳变和降低电源电压等，但是这些降低功耗的方法是有限制的。近年来人们提出了一种在电路设计上能够极大减少电路功耗的新型电路，称为绝热电路，也称能量回收电路。
　绝热电路可分为完全绝热电路与半绝热电路两种，前者从理论上讲功耗可以达到零，但是需要复杂的可逆逻辑电路，实现起来难度很大，后者虽然没有实现零功耗，但是电路结构相对简单，且相对传统CMOS电路功耗已明显降低，因此不完全绝热电路近年成为主要研究对象。不完全绝热电路有ECRL、2N-2P、2N-2N2P、PAL、PAL-2N等[2-4], 这些电路在一定程度上实现了低功耗，但各自存在一定缺陷，其一是电路节点能量不能被完全回收，残留能量与MOSFET的开启电压VT有关，如果节点电容是C，则电路的非绝热损耗为E=CVT2。其二是电路功耗与电路的负载电容直接相关，功耗随着负载电容的增大而增加。
　针对传统ECRL电路的缺点提出了两种改进型电路。
1 ECRL电路
　ECRL电路的结构和功率时钟如图1所示,功率时钟一方面为电路提供能源，同时也控制着电路的工作节奏，实现了求值和能量的回收。ECRL的工作过程分为预充求值阶段、保持阶段、回收阶段以及等待阶段。
     假设在预充求值阶段INB为逻辑“1”，IN为逻辑“0”,此时由于MN2导通而将OUTB节点拉到低电平，当CLK上升到MOS管的阈值电压|VTP|时MP1导通，CLK通过MP1对OUT节点充电，但在CLK未达到|VTP|之前时，
　利用0.5 μm BSIM3v3工艺模型，在功率时钟的上升和下降时间均为20 ns、频率为12.5 MHz幅值为5 V、负载电容分别为20 fF的条件下，通过HSPCIE仿真得到其功耗为0.217 23 μW。
2 改进的ECRL电路(IECRL)
　ECRL电路的节点能量不能被完全回收，这影响了电源的回收效率。IECRL电路是对ECRL电路的改进，该电路通过构造一条能量回收通路使得未回收的能量得到回收。IECRL电路的结构和工作时钟如图2所示。
   
   


   
     假设在预充求值阶段输入INB为逻辑“1”，IN为逻辑“0”，与ECRL电路相同，OUTB节点被拉到低电平，区别在于CLK未达到|VTP|之前时，CLK1为高电平使MN3导通,因此在输出OUT节点从零到|VTP|过程中无非绝热损失。当CLK达到最大值时，OUT也随着CLK达到最大值，电路进入保持阶段。当CLK由最大值下降时，通过MP1将能量回收至CLK，此时CLK1为高电平使得MN3导通，残余能量通过MN3回收至CLK，因此OUT可以下降到零。回收过程结束后，电路进入等待阶段，输入端重新赋值进入下一周期。
　IECRL的能耗仅包括绝热能耗，其第一部分是CLK对负载电容的充放电能
　IECRL电路的仿真结果图3所示，由于对ECRL电路进行改进，输出 OUT和OUTB节点的低电平已经达到零，说明能量回收有一定程度的改善。
   
       利用0.5 μm BSIM3v3工艺模型,在功率时钟的上升和下降时间均为20 ns、频率为12.5 MHz幅度为5 V、负载电容为20 fF的条件下，通过HSPCIE仿真得其功耗为0.529 67 μW。在相同条件下，IECRL电路的功耗约为ECRL电路的2.4倍，这是因为在预充求值和回收期间CLK1使额外增加的NMOS管导通来减少电路的非绝热损失，但IECRL电路的输出低电平降到零，提高了电路的抗干扰性。IECRL电路的优势在于在实际的由阻尼振荡产生的时钟电路中，回收的能量可以及时补充给CLK，使得电路一直维持下去。
3 改进的自举能量恢复电路(IBERL)
　IBERL电路通过自举操作使得电路的非绝热过程仅涉及电容较小的驱动MOSFET管，与负载电容不直接相关。IBERL电路的结构和时钟电路如图4所示。
   
       B1和B2是自举操作的节点，电路中一个脉冲的周期分为六个时间段：T1、T2、T3、T4、T5、T6。假设输入INB为逻辑“1”，IN为逻辑“0”，在T1时间段，由于N2导通，因此A2点的电压为零。当CLK随时间上升到|VTP|时P1导通，CLK通过P1对A1节点充电,当CLK达到最大值时，A1节点电压也达到最大值。因为A1点与B1点之间采用互补传输门，不会有阈值损失,所以B1节点的电压也随着CLK达到最大值，而节点A2和B2保持在零电位。B1节点的高电平使N8导通，将输出OUTB节点拉到低电平。T2时间段各节点电压大小不变。在T3时间段，CLK由高电平向低电平变化的过程中,A1节点随着CLK变化，由于N3和P3的接法相当于一个反向的二极管，因此节点B1的电荷不会通过N3或者P3倒流到CLK，电位依然是CLK的最大值，节点A2和B2不受影响，依然保持在零电位。在T4~T6时间段，N3和P3、N4和P4保持在截止状态，OUTB为低电平；当CLK1逐渐升高时,由于B1节点与CLK1节点间寄生电容的作用，节点B1由于自举作用升高使得N5保持在导通状态，输出信号是一个与CLK2相同的脉冲,由于自举操作的NMOS管的栅电容远小于负载电容，因此电路的功耗可以降低很多。
　IBERL的功耗包括绝热能耗和非绝热能耗。绝热能耗包括两个部分：第一部分是对负载电容的充放电能耗
     利用0.5 μm BSIM3v3工艺模型，在功率时钟的上升和下降时间均为20 ns、频率为7.14 MHz幅值为5 V、负载电容为20 fF的条件下，通过HSPCIE仿真得其功耗为0.169 24 μW。在此条件下，IBERL电路的功耗约为ECRL电路的70%。
　图5分别表示了是ECRL电路和IBERL电路功耗随负载电容的变化情况，可以看出随着负载电容的增大，IBERL电路相比ECRL电路功耗增加更缓慢，因此在负载比较重的情况，IBERL电路的能耗优势就会越明显。
   
       IECRL电路构造了一条能量回收通路使得未回收的能量通过构造的通路得到回收，用有限的绝热损失实现非绝热能量的完全回收；IBERL电路通过自举操作，使得电路的非绝热过程仅涉及电容较小的驱动MOSFET管，与负载电容不直接相关。HSPICE的仿真结果表明，两种改进型电路的性能比传统的ECRL电路有明显改进。
参考文献
[1] DAVARI B. CMOS scaling for high performance and low power the next ten years[J]. Proc.of the IEEE, 1995,83(4):595-606.
[2] YO Y M,DENG K J. An efficient charge recovery logic circuit[J]. IEEE journal of solid-state circuits,1996,31(4):514-522.
[3] 罗家俊, 李晓民, 仇玉林,等.一种新型的绝热低功耗逻辑电路[J].固体电子学研究与进展，2003,23(2):225-228.
[4] NG K W, LAU K T. Improved PAL-2N logic with complementary pass-transistor logic evaluation tree[J]. Mciroelectronics Journal, 2000,31(1):55-59.
[5] WATKINS B G. A low-power multiphase circuit technique[J]. IEEE journal of solid-state circuits, 1967,2(4):213-220.
[6] 周润德.采用自举技术的不完全绝热电路[J] .清华大学学报,2004,44(7):981-983.