基于FPGA的铁轨检测算法设计与研究

摘  要： 介绍一种基于FPGA的铁轨检测方法，包括嵌入式图像处理系统的硬件平台搭建和基于FPGA的图像处理算法的研究。采用基于FPGA的软核技术，完成图像增强和复原、边缘检测、阈值分割、连通域搜索等图像处理基本算法，实现在图像中完成铁轨区域的提取。
关键词： FPGA；嵌入式系统； 图像处理；铁轨检测
   1 基于FPGA的嵌入式系统开发流程
　设计一个嵌入式系统，主要包括硬件平台搭建和应用软件编写。基于FPGA技术，硬件平台搭建和软件编写都可在相应的软件平台上完成。EDK(Embedded Development Kit)是Xilinx公司开发嵌入式系统的套件工具。EDK套件工具主要包括硬件平台产生器、软件平台产生器、仿真模型生成器和软件编译调试等工具，利用其集成开发环境XPS(platform studio)可以方便地完成嵌入式系统的开发设计[1]，设计流程如图1所示。
   
   2 硬件平台搭建过程
　分析系统需求中，铁轨检测主要是进行图像的分析处理，包括三个主要部分：图像输入、图像处理和结果显示。本项目使用依元素公司生产的Xilinx Spartan-3a系列xc3s700a的FPGA开发板，软件版本为Xilinx10.1。图像输入有下列途径：USB接口、RS232串口、100 M以太网接口、EDK套件XMD调试平台直接下载等。本文将图像数据转换为.ELF文件格式，直接烧写入Flash中。本文不追求实现视频流处理，并且图像要多次使用，源图像存储在Flash中最合理。图像处理由Microblaze软核系统和检测程序共同完成；图像显示由TFT控制器通过VGA输出信号在液晶显示屏显示。具体硬件平台搭建过程如下：
　(1)按照XPS应用向导，建立最小系统，配置Microblaze软核系统参数和添加UART外设。
　(2)添加IP核，并连接到相应总线，主要为内存控制器、通信控制和GPIO等。
　(3)添加自定义的IP。尽管Xilinx提供了许多免费IP，但是免费的IP不能满足用户的所有设计。本项目需要自定义的IP有用于控制液晶显示的TFT_Controller和用于内存地址总线及数据总线复用的Mux_logic IP。PLB_TFT_Controller主要产生RGB信号、行场扫描、同步信号等，Mux_logic IP用于对SDRAM和Flash总线复用进行控制，输入为SDRAM和Flash的控制IP产生的地址总线信号和数据总线信号及使能信号，输出为复用地址总线、数据总线信号。
　(4)配置相应IP，并进行信号互联，将需要控制硬件的port连接到外部。分配地址空间，添加UCF配置文件。
　(5)生成硬件比特流文件和硬件驱动文件。硬件结构原理图如图2所示。
   
   3 软件设计过程
3.1 铁轨检测原理