基于Microblaze软核FSL总线的门光子计数器设计与实现[图]

摘要：门光子计数器是量子光学实验中单光子探测常用的数据采集设备，用于收集单光子探测器探测到的单个光子信号。由于不同的场合需要用到不同的计数模式，商用的计数器往往难以满足具体的需求，或者造成采集效率低下。系统采用的是一种基于MicroBlaze系统FSL总线的可扩展计数器设计架构，该架构能够灵活的添加不同的计数功能，并通过统一的FSL总线和Microblaze CPU与PC通信。在该架构的基础上实现了针对量子单自旋调控实验中常用的计数模式。系统所采用的设计和实现方式可以推广到其他光子计数需求中，并具有较低的设计和生产成本。
   0 引言
   光学领域尤其是量子光学领域的实验常常需要进行单个相干光子的探测用于实现实验数据的采集。一般常用的配置是一个单光子探测器加上一个门光子计数器，其前端的单光子探测器用来收集光子信号，每探测到一个光子产生一个TTL脉冲，后端的门光子计数器用来记录该TTL上升沿数目并且与PC等其他器件通信或者同步。APD的工作方式相对简单，而门光子计数器则由于具体实验需求不同而要求不同的工作方式，很难有一种通用的计数模式能够满足各种情况的需求。由于成本限制，功能固定的计数器往往因为没有广阔的市场而造成价格很高。另一方面，工业和科研界购买的商用计数器往往无法满足自己的具体需求而导致工作效率低下，甚至无法满足要求。
   所谓门光子计数器就是针对单自旋量子调控实验研究中对单个光子探测的需求所研制的。单自旋量子调控是对晶体中的缺陷，如量子点和金刚石色心进行控制，其信号读出一般是通过自旋发生的单个光子进行探测实现的。在此类实验中常用的技术有三种：门光子计数、定时计数和相关函数测量。文中所述的系统建立了一种可扩展的通信和控制架构能够添加不同方式的计数功能。
   1 系统结构设计
   整体系统结构示意图如图1所示，通过PC机的以太网口实现与计数系统的数据通讯与命令传输，PC机将工作模式选择等命令通过网口向系统发送，而系统将在不同模式下的计数值及计数状态等数据通过网口发送到PC机，交由PC机对数据进行处理。系统的主芯片采用Xilinx的SPARTAN 3E系列的XC3S500E。系统的光子计数输入由两个BNC接口引入，这两个接口可以由FPGA进行配置，使光子计数器以不同的模式进行工作。系统的固件烧写在FLASH芯片内，SDRAM提供了大容量存储空间，用于运行时装载Microblaze软核代码、计数应用代码以及存储计数的数据。
   
   系统以FPGA为处理中心，实现各种工作模式，其功能框图如图2所示。功能模块主要包括软核Microblaze、对外部存储器的接口MPMC、以及需要设计实现的Counterpulse IP核。在Counterpulse IP核与处理器软核之间，采用了FSL总线进行连接，实现由Microbalze对Counterpu-lse核的配置，以及由Counterpulse核到Microblaze的数据传输。
   
   系统工作时，由Microblaze软核通过网口接收由PC机发送来的命令，根据命令，通过一路FSL总线对光子计数IP核进行工作模式的选择和配置。计数IP核对外部计数源进行计数，计数的结果和状态数据通过另一路FSL总线发送到Microblaze软核，由Microblaze软核将该数据在DDRRAM内进行缓冲，并通过网口将这些数据最终发送给PC机，由PC机进行分析处理。
   系统有三种工作模式：模式一：使能计数，使能信号有效时(高电平有效)，对光子计数输入的计数脉冲信号进行计数；模式二：定周期计数，根据设定的计数周期，对光子计数输入的计数脉冲信号进行计数；模式三：启动和停止信号分开的计时，根据输入的计数启动信号和计数停止信号(均为上升沿有效)，进行以系统基频为基准的计时，以实现函数测量。
   2 系统设计实现
   2.1 系统硬件框图
   计数系统硬件结构如图3所示，由FPGA、64MB的DDR存储器、16MB的FLASH存储器和10M/100M以太物理层(PHY)等组成。系统工作时，由PC机通过网口发送命令到FPGA，FPGA内部的Microblaze软核配置计数IP核的工作模式，由FPGA通过两路BNC接口对外部计数源进行计数，并将数据在DDRRAM内进行缓冲，最终将这些数据通过网口发送到PC机。
   
   2.2 主要元器件介绍
   2.2.1 FPGA芯片及其配置芯片选用
   FPGA选用Xilinx公司的Spartan-3E系列XC3S500E，采用先进的90nm制造工艺生产，其器件密度为50万门。Spartan3系列的FPGA是Xilinx公司专门针对大容量、低成本需求的电子设计而开发的，可支持多种电平的I/O标准；含有丰富的逻辑资源。XC3S500E具有360kbits的块RAM、73kbits的分布式RAM、10476个逻辑单元、20个18×18的乘法器和4个DCM时钟管理模块。
   FPGA的配置芯片选用的是Xilinx公司的在系统可编程配置芯片XCF04S，该芯片可为XC3S500E提供易于使用、成本低且可重复编程的配置数据存贮方法，该芯片支持IEEE1149.1标准的JTAG边界扫描测试和编程。在本系统设计中，XCF04S主要存放用于引导Microblaze软核及应用程序的引导代码。
   2.2.2 存储芯片
   系统使用的RAM是Micron Technology公司的DDRSDRAM(MT46V32M16)，是一片容量为512Mbit(32Mx16)的16位总线宽度存储芯片，用于上电后加载Microblaze软核代码和应用程序代码，以及对计数数据进行缓冲。FLASH芯片是Intel StrataFlash parallel NORFlash，型号为28F256J3，存储密度为256Mbit，在本系统中用于保存Microblaze软核代码和应用程序代码。
   3 功能设计实现
   3.1 基于EDK的FPGA软核Microblaze的应用设计实现
   系统设计工具主要采用Xilinx公司的嵌入式开发套件EDK，它是用于设计嵌入式处理系统的集成解决方案。它包括搭建硬件平台的XPS和进行软件配置的SDK。
   Microblaze是Xilinx公司推出的32位软处理器核，支持CoreConnect总线的标准外设集合。MicroBlaze处理器运行在150MHz时钟下，可提供125 D-MIPS的性能，这种高效的软核在本系统中可用于实现处理器功能，实现对计数IP核的配置，以及支撑Xilinx的clockgenerator、Et-hernet等IP核。系统对计数器的实现采用Verilog语言将计数功能编写为IP核，将其通过FSL总线挂在Microblaze软核上，以实现计数功能。
   3.2 通讯协议
   Microblaze到计数IP核之间的通讯数据定义如下：
   
   计数IP核到Microblaze之间的通讯数据定义如下：
   
   3.3 计数IP核的设计实现
   3.3.1 计数IP核的结构
   计数IP核采用verilog硬件语言编写，其结构如图6所示，顶层文件counterpulse3对接口进行配置，并根据FSL总线上的命令参数选择工作模式，pulsecount1、pulsecount2和pulsecount3分别是3种工作模式的代码实现，fsloprt是与FSL进行接口的代码。
   
   3.3.2 与FSL总线接口
   fslopn.v的代码完成与FSL总线接口功能。FSL总线是单向点对点的通道，它用于完成任意FPGA中两个模块的快速通讯。FSL总线是基于FIFO的，基于非共享的无仲裁通信机制，它的深度是可以设置的，最大可以到8k，具备高速的通信性能，其结构如图7所示。
   
   由于FSL总线是单向的，所以系统中采用了两条FSL总线，实现Mieroblaze到计数IP核之间的双向通讯，计数IP核在面对两条FSL总线时，担当的分别是MASTER(主)和SLAVE(从)两种角色。因此，fsloprt.v的代码应该同时满足与FSL总线接口的读和写时序。读写时序如图8和图9所示。
   
   3.4 计数IP核和FSL总线的在EDK中的连接实现
   为了能使用FSL总线，首先应该在XPS图形界面中对Microblaze进行配置，在Buses中将Number of FSL Links设置为1。再在IP Catalog中将FSL总线加入到工程中两次。
   在计数IP核编写后并综合通过后，将该IP核导入到XPS工程中。
   在XPS中，分别对Microblaze和计数IP核的MFSL和SFSL进行连接，将Microblaze的MFSL端连接到计数IP核的SFSL端，反之将计数IP核的MFSL端连接到Microblaze的SFSL端。并在system.mhs中进行如下配置：
   
   由于从计数IP到Microblaze方向数据量较大，所以对FSL总线的深度进行了配置，如上述代码中，PARAMETERC_FSL_DEPTH=128，被配置为128级深度。
   4 结论
   在系统的设计中，光子计数IP核与Mieroblaze软核之间通过FSL总线进行通讯，并且对FSL总线上的FIFO缓冲进行了深度扩充，大大增强了光计数数据的传输可靠性。由于系统将门光子计数的三种模式，以IP核的方式实现，相对于市场上商用的计数器来说，实现方式灵活，易于配置和扩展，这种方式为门光子其他可能潜在的计数需求留下了扩展的基础，并具有较低的设计和生产成本。
   作者：马正源 徐南阳   来源：现代电子技术