基于FPGA的高清视频采集与显示系统设计

摘  要： 介绍了一种基于FPGA的视频采集与显示系统的设计。系统以FPGA为核心，配合高分辨率CCD图像传感器、ADC模数转换、视频编码器等，实现了高清视频实时采集与显示。详细阐述了色彩插值与色彩空间转换算法和BURST传输的FPGA硬件实现。测试表明，该系统运行良好，能够满足高清视频实时监控要求。
关键词： FPGA；Bayer色彩插值；色彩空间转换；BURST传输；NIOS处理器
   　近年来，高清网络摄像机席卷视频监控市场，传统的模拟摄像机也在寻找新的出路提升图像质量，采用非压缩方案的高清模拟摄像机成为首选。一般来说，非压缩方案的硬件平台有DSP或ASIC或FPGA。它们各有优缺点，FPGA是现场可编程门阵列，兼顾了实时性与灵活性，而且还可以内嵌CPU，因此适合用来做图像处理。FPGA的最大缺点是功耗太大，但本文设计的不是便携式消费电子，功耗问题可以不考虑。
     本文在数据传输方式上进行了创新，一般的视频采集与显示方案均需要使用2个DMA通道和2片SDRAM做缓存，本文采用自行编写的BURST模块传输，仅需要一片SDRAM，节省硬件开销的同时降低了PCB板的复杂度。
1 系统总体设计
     系统结构如图1所示。FPGA是整个系统的核心，本文采用的FPGA是Cyclone系列的EP3C16，它内部集成了15 408个逻辑单元，56个18×18乘法器，4个锁相环，CCD是SONY的ICX274，其有效分辨率是1 600×1 200，像素时钟是36 MHz，并且逐行扫描。SDRAM是Micron的MT48LC2M32B2，容量是2 M×32 bit，完全满足本设计的需要。
   
       首先ADC驱动CCD，CCD输出模拟视频，经过ADC转换成数字图像数据，然后通过FPGA内部的BURST传输写到SDRAM，在SDRAM内部开辟三段数据空间，如图2所示。其中code区域存放NIOS软件代码，bufferA和bufferB作为图像数据缓存，当图像数据写入bufferA时，可以读bufferB用于显示，当一帧数据采集完后，切换BURST传输地址，写入bufferB，此时读bufferA用于显示，这样数据可以不间断地采集和显示，这就是所谓乒乓操作。FPGA输出的视频数据经过编码器编码后形成串行码流，即SDI数据，然后经过同轴电缆线传输到具有SDI接口的显示器显示。其中，FLASH用来保存NIOS软件和FPGA硬件配置信息。