FIFO存储器结构框图如图3所示,他由双端口存储器(Dual Port RAM)、写控制单元(Writc Control)和读控制单元(Read Control)构成。其中DUAL PORT RAM是由ISE6.0的一个编辑软件CORE GENERATER自动生成,使用者只需设定RAM的端口数、内存大小和渎写控制便可以生成一个适合程序的子模块。由于读写时钟属于不同的时钟域,满帧信号Frame从写控制单元向读控制单元传递时必须采取同步器(Synchronizer)同步。
2.1 写控制单元设计
写控制单元主要的功能是根据写数据有效信号wdataen判断输入数据是否正确,在检测到写入数据帧的开始标志位wsof后开始计数控制写指针waddr的移动,将正确的数据写入DUAL PORT RAM中,并在一帧数据写满后向读控制单元发出写数据满帧信号wframe。为防止亚稳态的出现,设计中采取了两个措施:一是采用锁存器将帧头信号wsof拉长,确保其被稳定的采集;二是采用Gray编码计数器替代普通二进制编码计数器来控制写指针waddr的移动,因为Gray码相邻两个编码之间有且只有1位发生变化从而抑制了竞争冒险的出现。
2.2 同步器设计
写控制单元发出的写数据满帧信号wframe属于控制信号,他从写时域进入读时域必须采用同步器实现信号同步,将写时域的满帧信号wframe变换为读时域的满帧信号rframe。由于信号是从高时钟域(66 MHz)流向低时钟域(40 MHz),因此采用如图4所示的同步器。
同步器时序图如图5所示,可见在写时域的满帧信号wframe经过3个clka周期延后跨越到读时钟域。
2.3 读控制单元设计
数据从写时域传递到读时域,时钟发生了变化,而且读控制单元的行为受到写控制单元及Dual Port RAM中数据的存储情况的双重制约,因此他的设计是整个芯片设计成功的关键。
由于当Dual Port RAM中写入一帧完整的正确数据后才能输出,所以读控制首先必须判断Dual Port RAM一帧是否写满。榆测到满帧信号rframe后,在等待输出数据帧头信号rfp到来后控制读指针waddr移动读出数据,并置位rvalid表征输出数据的可靠性。
部分程序没计如下: