找回密码
 注册会员
更新自动建库工具PCB Footprint Expert 2024.04 Pro / Library Expert 破解版

[嵌入式/ARM] 副边变压器端接提升高速ADC的增益平坦度

[复制链接]
admin 发表于 2013-3-20 18:23:59 | 显示全部楼层 |阅读模式

本文包含原理图、PCB、源代码、封装库、中英文PDF等资源

您需要 登录 才可以下载或查看,没有账号?注册会员

×
  正确选择输入网络元件对于高速ADC的驱动和输入网络的平衡至关重要(参考应用笔记:“正确选择输入网络,优化高速ADC的动态性能和增益平坦度”)。

     在较高IF应用中,端接电阻的位置非常重要。交流耦合输入信号可以在变压器的原边或副边端接,具体取决于系统对高速ADC增益平坦度和动态范围的要求。宽带变压器是一个常用元件,能够在较宽的频率范围内将单端信号转换成差分信号,提供了一种快速、便捷的解决方案。
     原边端接
     本文以MAX1124 (Maxim近期推出的250MHz、10位高IF ADC)为例,讨论不同的端接架构以及对高速ADC增益平坦度和动态范围的影响。我们首先以原边端接电路为例(图1a),阻抗为50Ω的信号源作用在ADT1-1WT变压器的原边。变压器副边通过0.1µF交流耦合电容连接到MAX1124的输入滤波网络(10Ω隔离电阻 + ADC输入阻抗)。INP和INN引脚不需要额外安装输入滤波电容。这种配置下,变压器原边能够实现很好的匹配,而变压器副边的等效ADC输入阻抗为4kΩ /3pF。不平衡的副边阻抗与变压器的漏感将构成谐振电路,在450MHz至550MHz频率范围内产生增益尖峰频率(图1b)。
    20121107053615084753936.jpg
   图1a
    20121107053615147253937.jpg
   图1b
     副边端接
     为了在驱动差分输入时消除增益尖峰,我们移掉了原边端接电阻,采用副边端接,将阻抗为50Ω的信号源作用到ADT1-1WT。这种情况下,副边端接需要两个25Ω电阻,分别连接在顶端/底端与中心抽头(图2a)。匹配电阻之后是0.1µF交流耦合电容和输入滤波网络(15Ω串联电阻 + ADC输入阻抗),这样可以在副边获得较好的平衡信号,作用到ADC的输入。与图1配置类似,INN和INP引脚没有额外的输入滤波电容。这种端接方式可以消除450MHz至550MHz频带内的增益尖峰。必要时,可以将15Ω隔离电阻更换成30Ω,增大直流衰减。虽然这种端接方式能够获得更加平坦的频率响应,但频带宽度有所损失(图2b)。
    20121107053615194123938.jpg
   图2a
    20121107053615241003939.jpg
   图2b
     结论
     这篇应用笔记讨论了高速数据转换器的输入网络设计中,合理选择无源元件非常重要,而这些元件的合理使用也同样重要。例如,如果系统对增益平坦度要求非常严格,则必须避免转换器差分输入端的不平衡和谐振,保证系统的动态指标。
     两种配置中,输入端都没有使用滤波电容,这样会在INP和INN引脚引入额外的噪声。从简单分析结果看,将使信噪比(SNR)下降0.2dB到0.5dB。绝大多数高IF ADC应用中,在较宽的频率范围内保证增益的稳定性(增益平坦度)和动态范围非常关键,对于一个10位分辨率的数据转换器,可以接受噪声性能不太明显的劣化。
*滑块验证:
您需要登录后才可以回帖 登录 | 注册会员

本版积分规则

QQ|手机版|MCU资讯论坛 ( 京ICP备18035221号-2 )|网站地图

GMT+8, 2024-12-22 23:09 , Processed in 0.063000 second(s), 11 queries , Redis On.

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表