基于FPGA和DSP的高压变频器中性点偏移技术的算法实现

0 引言
   　　在高压变频器正常运行过程中，如果功率单元出现故障，一般的实现方法是将此故障功率单元旁通，同时让其它两相相应的功率单元也同时旁通，这样使变频器A、B、C 三相输出相电压相等，从而保证线电压相等，使电机的三相电流平衡。但是在旁通过程中，由于同时旁通掉3个功率单元，所以电流冲击较大，可能造成系统过流停机。并且在旁通后高压变频器的输出功率降低较多，因此使电机输出功率减小。
   1 中性点偏移技术原理分析
   　　目前国内生产的高压变频器大多采用功率单元串联叠加多电平，VVVF控制方式。其拓扑结构如图1 所示。A、B、C三相各6 个功率单元，每个功率单元输出电压为577 V，相电压UAO=UBO=UCO=3 462 V，线电压UAB=UBC=UCA=6 000 V。如果出现任意1 个功率单元故障旁通时，势必造成系统不平衡，从而导致系统停机。经过公司研发人员的理论推导及技术分析，提出了“中性点偏移”的方法。
   
   　　如图2（此图按照等比例1颐5.77所绘）所示，如果A 相有一个功率单元故障旁通掉，中性点由O偏移到O忆（虚拟中性点），经过运算，线电压由原来的1 039.23 V（1 039.23伊5.77=5 996 V）变为978.5 V（978.5伊5.77=5 646），相角度由120毅变为125.4毅和109.2毅。虽然相电压不相等，但是输出的线电压保持相等。这样就保证了电机的三相电流平衡。同理如果出现2 个或3 个单元旁通时，经过复杂运算，也可实现中性点偏移，从而保证输出的线电压相等。
   2 FPGA 中各种功能模块的算法实现
   　　中性点偏移的算法实现，主要是通过现场可编程门阵列（FPGA）和数字信号处理器（DSP）来实现的。DSP 主要采集功率单元的故障信息并进行处理后，发出旁通信号、地址和数据信号给FPGA。
   　　FPGA收到这些数据后，做相应处理。中性点偏移的算法实现原理框图如图3所示。其中，DSP采用TI 公司的TMS320F206，FPGA 采用Altera 公司的EP1C6Q240C8。
   
   　　2.1 芯片简介
   　　TMS320F206 是TI 公司推出的一种DSP 芯片，它是基于TMS320C5x 之上的高速定点数字处理芯片，具有改进的哈佛结构（程序总线和数据总线分离）、高性能CPU及高效的指令集等特点。其主要特性有：CPU具有32 位CALU、32 位累加器、16伊16 位并行乘法器、3 个移位寄存器、8 个16 位辅助寄存器。存储器具有224 kB 可寻址存储空间、544 B片内DRAM、4 kB 片内SRAM 或32 kB片内快闪存储器。指令速度可达25 ns单指令周期。外围电路有软件可编程定时器、软件可编程等待状态发生器、片内锁相环时钟发生器、同步和异步系列串口等。
   　　EP1C6Q240C8是Altera 公司推出的主流低成本FPGA-Cyclone系列。Cyclone器件采用0.13 滋m的工艺制造，其内部有2 个锁相环（PLL）、20 个M4K RAM块、具有5 980个LE 的逻辑容量、最大用户I/O 为185、支持高速LVDS 接口，性能可达到311 Mb/s。
   　　2.2 DSP数据处理
   　　当故障信号（包括IGBT过流，直流过压，无PWM信号等）上传到DSP 中时，DSP对故障位进行判断，封锁相应故障功率单元的PWM 信号，然后执行旁通程序，对每个功率单元按顺序进行扫描，对有故障的功率单元进行记忆，然后发出旁通命令及对应的旁通地址和相应数据。
   　　2.3 地址信号编码和总线数据处理
   　　地址信号分为旁通地址、同步地址、偏移地址，均通过ab[7..0]实现。旁通时A、B、C 三相分别对应一个地址。通过此地址DSP 向FPGA 发送旁通命令、同步数据及偏移数据。地址信号编码如图4 所示。
   　　总线数据包括旁通命令位、同步数据量、偏移数据量，通过数据总线gcm_data[15..0]来接收，A、B、C 三相分别对应一个地址。在相应地址选通后，DSP 向FPGA 写数据，由FPGA 来保存这些数据，在数据用完后进行清零。如图4 所示，旁通输出数据为gcm_a_pt_ [15..0]、gcm_b_pt_[15..0]、gcm_c_pt_[15..0]，同步和偏移输出数据信号为a_q[15..0]、b_q[15..0]、c_q[15..0]。
   
   　　在FPGA 中用于查表的地址数据主要用于正弦波查表，改变此地址可生成不同频率的正弦波形。如图4 所示的ab[7..0]有效时，改变gcm_data[15..0] 的值可以产生不同的地址信号a_q[15..0]、b_q[15..0]、c_q[15..0]，此三个地址信号用于正弦波查表的地址输入值。
   0 引言
   　　在高压变频器正常运行过程中，如果功率单元出现故障，一般的实现方法是将此故障功率单元旁通，同时让其它两相相应的功率单元也同时旁通，这样使变频器A、B、C 三相输出相电压相等，从而保证线电压相等，使电机的三相电流平衡。但是在旁通过程中，由于同时旁通掉3个功率单元，所以电流冲击较大，可能造成系统过流停机。并且在旁通后高压变频器的输出功率降低较多，因此使电机输出功率减小。
   1 中性点偏移技术原理分析
   　　目前国内生产的高压变频器大多采用功率单元串联叠加多电平，VVVF控制方式。其拓扑结构如图1 所示。A、B、C三相各6 个功率单元，每个功率单元输出电压为577 V，相电压UAO=UBO=UCO=3 462 V，线电压UAB=UBC=UCA=6 000 V。如果出现任意1 个功率单元故障旁通时，势必造成系统不平衡，从而导致系统停机。经过公司研发人员的理论推导及技术分析，提出了“中性点偏移”的方法。
   
   　　如图2（此图按照等比例1颐5.77所绘）所示，如果A 相有一个功率单元故障旁通掉，中性点由O偏移到O忆（虚拟中性点），经过运算，线电压由原来的1 039.23 V（1 039.23伊5.77=5 996 V）变为978.5 V（978.5伊5.77=5 646），相角度由120毅变为125.4毅和109.2毅。虽然相电压不相等，但是输出的线电压保持相等。这样就保证了电机的三相电流平衡。同理如果出现2 个或3 个单元旁通时，经过复杂运算，也可实现中性点偏移，从而保证输出的线电压相等。
   2 FPGA 中各种功能模块的算法实现
   　　中性点偏移的算法实现，主要是通过现场可编程门阵列（FPGA）和数字信号处理器（DSP）来实现的。DSP 主要采集功率单元的故障信息并进行处理后，发出旁通信号、地址和数据信号给FPGA。
   　　FPGA收到这些数据后，做相应处理。中性点偏移的算法实现原理框图如图3所示。其中，DSP采用TI 公司的TMS320F206，FPGA 采用Altera 公司的EP1C6Q240C8。
   
   　　2.1 芯片简介
   　　TMS320F206 是TI 公司推出的一种DSP 芯片，它是基于TMS320C5x 之上的高速定点数字处理芯片，具有改进的哈佛结构（程序总线和数据总线分离）、高性能CPU及高效的指令集等特点。其主要特性有：CPU具有32 位CALU、32 位累加器、16伊16 位并行乘法器、3 个移位寄存器、8 个16 位辅助寄存器。存储器具有224 kB 可寻址存储空间、544 B片内DRAM、4 kB 片内SRAM 或32 kB片内快闪存储器。指令速度可达25 ns单指令周期。外围电路有软件可编程定时器、软件可编程等待状态发生器、片内锁相环时钟发生器、同步和异步系列串口等。
   　　EP1C6Q240C8是Altera 公司推出的主流低成本FPGA-Cyclone系列。Cyclone器件采用0.13 滋m的工艺制造，其内部有2 个锁相环（PLL）、20 个M4K RAM块、具有5 980个LE 的逻辑容量、最大用户I/O 为185、支持高速LVDS 接口，性能可达到311 Mb/s。
   　　2.2 DSP数据处理
   　　当故障信号（包括IGBT过流，直流过压，无PWM信号等）上传到DSP 中时，DSP对故障位进行判断，封锁相应故障功率单元的PWM 信号，然后执行旁通程序，对每个功率单元按顺序进行扫描，对有故障的功率单元进行记忆，然后发出旁通命令及对应的旁通地址和相应数据。
   　　2.3 地址信号编码和总线数据处理
   　　地址信号分为旁通地址、同步地址、偏移地址，均通过ab[7..0]实现。旁通时A、B、C 三相分别对应一个地址。通过此地址DSP 向FPGA 发送旁通命令、同步数据及偏移数据。地址信号编码如图4 所示。
   　　总线数据包括旁通命令位、同步数据量、偏移数据量，通过数据总线gcm_data[15..0]来接收，A、B、C 三相分别对应一个地址。在相应地址选通后，DSP 向FPGA 写数据，由FPGA 来保存这些数据，在数据用完后进行清零。如图4 所示，旁通输出数据为gcm_a_pt_ [15..0]、gcm_b_pt_[15..0]、gcm_c_pt_[15..0]，同步和偏移输出数据信号为a_q[15..0]、b_q[15..0]、c_q[15..0]。
   
   　　在FPGA 中用于查表的地址数据主要用于正弦波查表，改变此地址可生成不同频率的正弦波形。如图4 所示的ab[7..0]有效时，改变gcm_data[15..0] 的值可以产生不同的地址信号a_q[15..0]、b_q[15..0]、c_q[15..0]，此三个地址信号用于正弦波查表的地址输入值。
   　　2.4 频率合成器及乘法器的实现
   　　在FPGA 中利用Altera 的quartusII 软件的图形化解决方案，应用Verilog HDL 语言编写子程序，如图5 所示，gcm_lpm_rom 为频率合成器程序图形。频率合成器包括一个11 位最高有效位（MSB）的地址表address [10..0]，连接一个SINROM的查阅表（LUT）上，从而产生所需要的输出数据q[7..0]。利用ModelSim软件进行仿真，当地址有效后，输出相应的波形数据，波形如图6 所示。
   　　如图5 所示幅值信号b[10..0]是由DSP 计算后，通过数据总线发送到FPGA 中，当地址选通后FPGA保存此数据，然后分别给A、B、C 三相，用于和频率值相乘。gcm_lpm_mult 为乘法器程序图形，乘法器输入信号包括一个8 位最高有效位（MSB）的乘数a[7..0]和一个11 位最高有效位（MSB）的被乘数b[10..0]及时钟信号，输出一个19 位最高有效位（MSB）的数据out[18..0]。利用ModelSim软件进行仿真，波形如图7 所示，当a 乘以b 后，输出相应的数据。例如乘数a=01，被乘数b=7ff，输出结果out=007ff。
   
   
   　　2.5 三角波发生器及PWM 信号生成
   　　高压变频器的变频变压（VVVF）控制方式主要是为了保证磁通不变，如果磁通增加，将导致铁心饱和，进而引起励磁电流的畸变，使电动机不能正常工作。VVVF控制主要采用正弦波脉宽调制（SPWM）方法实现，如图8 所示为单极性SPWM调制方式。
   
   　　图8 中（a）为调制波和载波，（b）为单极性SPWM波形。（a）中的正弦调制波的周期决定于所需要的调频比，等腰三角波的载波的周期决定于载波频率，振幅不变。如图9所示，利用Altera 的quartusII 软件的图形化解决方案，应用VerilogHDL 语言编写子程序，gcm_sjpkzx 为三角波发生器，在ena 使能的状态下，输出数据先增加后减小，通过计数器计数实现数字量三角波的生成，利用ModelSim 软件进行仿真的波形如图10 所示。
   
   
   
　　gcm_lpm_compare为比较器，由三角波发生器输出的数据接到输入数据dataa[10..0]，此为三角波数据。由乘法器输出的数据接到datab[10..0]，取out[18..0]的高11 位，此为正弦波数据。当三角载波小于基波的时候输出为高电平。如图11 所示，输出信号aleb为PWM信号。
   3 中性点偏移技术的实现
   　　由FPGA生成的PWM信号，进行编码之后，通过光纤传送到功率单元。编码信号中包括了各种控制信号，如果功率单元产生故障，这其中就会包含旁通信号，需要偏移的数据量，同步信号等。
   　　系统充分利用了FPGA（EP1C6Q240C8）的资源，使系统电路获得极大的简化，1 片EP1C6Q240C8 芯片可以完成6 个功率单元的时序控制和逻辑控制功能。FPGA 接收DSP 发送过来的数据，实现了旁通控制及偏移角度的执行，每个周波进行一次同步信号的处理，实现了故障功率单元在200 ms 内完成无扰动旁通。如图12 所示为A 相1 个功率单元旁通时的输出电压波形，输出电流如图13 所示。从图中可以看出，在旁路过程中没有产生扰动，保证了异步电动机能够正常运行，不影响生产。
   
   4 结语
   　　以FPGA为核心的控制系统具有灵活的重复可编程能力，强大的逻辑运算能力及时序控制能力，它无疑具有广阔的市场应用前景。