差动前置放大器设计

前置放大器系在输入信号电压很小的情况下，将其放大到容易处里的准电位(level)，对于传送到后段放大系统之信号，及对A-D转换系统之精确有甚大的影响。
因此，前置放大器需要：
〈1〉 低漂移性及低噪声。
〈2〉 良好的外部噪声免除力。
〈3〉 高增益…等特性。
使用低漂移之运算放大器前置放大器，除了从以前使用斩波(chopper)型或斩波安定型之OP放大器，及现在要求0.5μV/°C以下之超低漂移之应用外，大部分使用直接耦合型OP放大器。
其理由如下所述：
〈1〉 单片机技术使大量生产变成可能，故使用起来方便。
〈2〉 OP放大器种类很多。
〈3〉 容易入门。
〈4〉 除了漂移缺点以外，各项电特性都很优越。
〈5〉 处理容易。
〈6〉 差动输入容易。
〈7〉 小型，重量轻。
使用直接耦合型 OP放大器，可以构成简单之运放差动放大器，又差动放大器能除去共态噪声(common mode noise)，对于使用低位准信号的前置放大器很适合。
图1所示，使用一个OP放大器构成基本的差动放大器，所谓差动放大，系加上两个输入信号时，只放大信号差值，当然具备有效放大器之性能，将两输入的信号予以放大，其放大的幅度称为差动增益，通常差动放大器之增益即指差动增益。就图1来看，差动增益Avd表示如下：
  Avd=eod/eid  (1)
  另一方面，差动放大器具有共态输入信号之放大率，其值甚小，特别是在两输入信号等振幅时，放大率更小。
对于同相位，等振幅之输入信号之增益，称为共态增益，以Avc表示：
  
                           图1基本的差动放大器
  
差动放大器具有：对共态输入之增益比差动输入之增益甚低之性质。若两输入信号以同相位加入的话，只有两输入间的信号差被取出放大。
又共态信号之影响很小而仅拾取差动信号之程度，作为差动放大器之好坏标准之一，可以定义如下式：
  CMRR=｜(eod/eid)/(eoc/eic)︳=｜Avd/Avc｜ (3)
  此CMRR称为共模具绝比(common mode rejection ratio)，若此CMRR值很大则能够将共态信号予以忽略而将差动信号正确地放大。
在此，以图1所示之基本差动放大器而言其CMRR求法如下：
  eo=﹣(R2/R1)×eid+{(R4/R3)/(1+R4/R3)×(1+R2/R1)－R2/R1}×eic     (4)
  (但假定OP放大器之CMRR为无限大)输出及输入关系如(4)式
  令(R2/R1)=K1，(R4/R3)=K2代入上式得，
eo=﹣K1 eid+(K2﹣K1)/(1+K2)×eic (5)
令eic=0，求输出与输入之比值，此为差动增益Avd， Avd=(eo/eid)=﹣K1 (6)
在令eid=0，求输出与输入之比值，此为共态增益Avc，
Avc=(eo/ eic)=(K2﹣K1)/1+K2 (7)
  而CMRR之定义为︱Avd/ Avc︱，故得之
  CMRR= ︳K1(1+K2)/(K1﹣K2)︳ (8)
  此CMRR的式子，显示如下事实：
〈1〉在R1≠R3及R2≠R4之情况下，若(R2/R1)及(R4/R3)之比值保持一定不变，则CMRR之值可以很高。
〈2〉若差动增益Avd 愈大则MCRR愈高。
在使用差动放大器时，普通增益限制在必要值，而提高MCRR之方法，一般使用〈1〉之方法，较具体的电路如图2所示，差动增益不变而能调整CMRR之值，图(a)较图(b)之方式为优。图3是在图1电路中，令R1=R3，R2=R4修改而成，此电路之值令上式中K1=K2，使得CMRR之值变成无线大，此为原本所述OP放大器之CMRR为无限大之值，也就是实际使用OP放大器时所能到达的最终OP放大器固有之值。
  
           A 非倒相输入端的调整                                              B 倒相输入端的调整
                                                            图2 CMRR之调整法
  但是以上所谈到的CMRR，系假定信号源都eid之内阻(internal impedance)为0Ω，但实际上信号源都存有阻抗(impedance)，为了简化起见，将信号源之内阻认为只有电阻成份Rs，欲求已含有Rs在内之CMRR值，由图3及(2)式，找出K1=R2/(Rs+R1)及K2=R2/R1得：
CMRR=(R1+R2)/R3 （9）
  
                      图3 高CMRR化之差动放大器
  由此式可以了解，在有信号源内阻Rs存在情况下，CMRR之值在差动放大器之共态输入阻抗(R1+R2)愈大的情况的情况下也愈大。
图5为将图1所示差动放大器之两输入端，附加高输入阻抗之缓冲器，而使共态阻抗提高之电路。但高输入阻抗之缓冲器对于Rs之影响未能改善，R1/R2及R4/R3比值之保持，也与图1一样，输出电压eo与(7)式相同，又MCRR之值如(2)式所示。
  
                        图4信号源阻抗对CMRR之影响
  图6使用二个OP放大器，获得高输入阻抗之差动放大器，此两个OP放大器本身CMRR若为无限大，则输入与输出之关系如下式：
eo=﹣(K2/K1)(1+K1)×eid＋1/K1(K1﹣K2)×eic (10)
  而差动增益Avd及共态增益Avc则如(11)与(12)式：
Avd=﹣K2/K1(1+K1) (11)
Avc=﹣1/K1(K1﹣K2) (12)
此差动放大器之CMRR为
CMRR=丨K2(1+K1)/(K2﹣K1)︱ (13)
此情况下，如K1=K2则CMRR之值为放大器本身之CMRR，K1与K2 相等时以K代表，则差动增益Avd由(5)式可得：
Avd=﹣(1+K) (14)
如果K1≠K2之情形，CMRR不能获致极限，则调整K1与K2 以使CMRR提高，但是K1与K2 也是决定差动增益之要素，故调整K1或K2，无法避免不影响差动增益。
  
  
                      图5 高输入阻抗之差动放大器(1)                                        图6 高输入阻抗之差动放大器(2)

Avc=eoc/eic  (2)