找回密码
 注册会员
更新自动建库工具PCB Footprint Expert 2024.04 Pro / Library Expert 破解版

capture cis 能不能进行verilog仿真

[复制链接]
admin 发表于 2012-9-9 09:15:39 | 显示全部楼层 |阅读模式

本文包含原理图、PCB、源代码、封装库、中英文PDF等资源

您需要 登录 才可以下载或查看,没有账号?注册会员

×
capture cis 能不能进行verilog仿真
在capture,我写了个verilog程序,想系统的仿一下,发现只有nc vhdl,没有verilog
高手指导下阿
按照手册,总出错,提示
Error: Failed to invoke "ncvlog -cdslib E:\AllegroPSpice\CPLDtest\Indesign\cds.lib -hdlvar E:\AllegroPSpice\CPLDtest\Indesign\hdl.var -Append_log -logfile E:\ALLEGROPSPICE\CPLDtest\Indesign\Detail.log -message E:\AllegroPSpice\CPLDtest\Indesign\v" as a child process.
::系统找不到指定的文件。
*滑块验证:
您需要登录后才可以回帖 登录 | 注册会员

本版积分规则

QQ|手机版|MCU资讯论坛 ( 京ICP备18035221号-2 )|网站地图

GMT+8, 2024-12-27 00:55 , Processed in 0.051582 second(s), 8 queries , Redis On.

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表