找回密码
 注册会员
更新自动建库工具PCB Footprint Expert 2024.04 Pro / Library Expert 破解版

[求助]ALLEGRO生成网络表遇到的问题

[复制链接]
admin 发表于 2012-9-9 08:45:17 | 显示全部楼层 |阅读模式

本文包含原理图、PCB、源代码、封装库、中英文PDF等资源

您需要 登录 才可以下载或查看,没有账号?注册会员

×
各位高手,你们好,小弟今天在用CADENCE生成网络表时出现一个错误,自己苦苦探寻了许久却仍然找不到症结所在,苦闷中我想到了论团,希望各位高手能给与我帮助。

附件中是所用到的原理图和元件库,在DRC检查时没有报错,在生成网络表时出现了一个错误:

#38 DDB_ERROR: Terminating character '=' not found on line 566.

DDB_INFO: File D:\MMS\ALLERGO/pstxnet.dat not loaded.

Error: Line 566 in file D:\MMS\ALLERGO/pstxnet.dat:

Error loading the net list file

Detected in function: ddbLoadPstXFiles

#159 Error [ALG0036] Unable to read logical netlist data.



可是观察PSTNET.DAT文件的566行,并没有发现它缺失“=”,而且NET.DAT文件对设计者应该是屏蔽的啊,我们只需要用它来载入到BRD中,就算对NET.DAT操作,但并没有改变原理图之中的错误啊,更重要的是对于这个报错,我不知道如何解决,希望论坛上有高手能为我解决这个实际的难题,谢谢各位大侠。 oiVAcL4v.rar (102.31 KB, 下载次数: 1)
*滑块验证:
您需要登录后才可以回帖 登录 | 注册会员

本版积分规则

QQ|手机版|MCU资讯论坛 ( 京ICP备18035221号-2 )|网站地图

GMT+8, 2024-11-23 11:18 , Processed in 0.064481 second(s), 14 queries , Redis On.

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表