差分线间距走多少合理？

以前在一家外企工作，PCB都走的比较正规，差分线间距都是1.5倍线宽的间距或3倍线宽的间距。现在在一家私营企业，差分线的间距一般都和线宽一样，板子照样都能很好的工作，这些差分信号包括时钟信号，串口信号，PCIE信号，DDR信号以及网络信号。难道差分线的间距就和线宽之间没要求？以前听老外讲过，差分线间距走1.5倍线宽或3倍线宽是看差分线属于松耦合还是紧耦合来决定的，是不是这样呢？你们公司差分线都怎么走的？

DDR clock一般都要差分阻抗在100ohm左右。 线距和PCB板叠层，线宽，介电常数都有关系。你可以用hyperlynx仿真得到。现在身边的一个项目线宽4.7mil，线距15mil左右，差不多跟你1.5倍线宽一致。