Cadence板级仿真

Cadence 板级仿真
Cadence 的SQ 仿真用于单板网络的拓扑提取或者信号质量仿真非常方便，即板级的仿真。但随
着系统的复杂，板间的信号仿真越来越多，这就涉及到两块电路板的系统级仿真。
两块PCB 之间必然是通过connector 连接在一起的，如果近似地处理，可以把connector 当作是
一根短的传输线，连接connector 的两个对应网络分布在两块PCB 中，我们可以分开处理，对两
个网络进行分别提取，然后利用SigXplorer 的Append 功能进行Top 整合，中间connector 采用
传输线近似。这是最简单的方法。
当然还有另一种比较正式一点的方法，SQ 本身就支持两块电路板的同步仿真，其原理与Xnet
的网络拓扑结构提取相当。比如，如果我们不指定Xnet 时，进行网络提取只能提取单根网络，
当指定了Xnet 之后，Probe 提取出的网络就是Xnet，这里Xnet 的指定就是给对应的无源元件，
比如电阻、电容、电感等，分配Espice 模型。当然这里这里也包括连接器，只不过这比他们要
稍微复杂一些。
下面就以一个例子来说明板级仿真的网络提取。
准备工作：
仿真文件：
cpu.brd
mainboard.brd
仿真模型：
8347_tbga_rev203.dml
pca9548a_3_3v.dml
仿真原理图：
cpu.dsn
mainboard.dsn
........
Cadence板级仿真.pdf