请教一个铺铜问题

admin · 发表于 2012-9-6 08:41:11

本文包含原理图、PCB、源代码、封装库、中英文PDF等资源

您需要登录才可以下载或查看，没有账号？注册会员

×

protel 99se中铺铜，设置grid size 20mil ， track width 22mil，连接网络为GND，铺完后做DRC，
报错信息
“ Processing Rule : Width Constraint (Min=30mil) (Max=30mil) (Prefered=30mil) (Is on net GND )
Violation Polygon Arc (8983mil,9528mil) TopLayer Actual Width = 22mil
Violation Polygon Arc (8983mil,9528mil) TopLayer Actual Width = 22mil
Violation Polygon Arc (8673mil,9798mil) TopLayer Actual Width = 22mil
。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。”
请问大家这是什么问题呀，如何解决？不胜感激！

账号		自动登录	找回密码
密码			注册会员

请教一个铺铜问题

本文包含原理图、PCB、源代码、封装库、中英文PDF等资源

相关帖子