找回密码
 注册会员
更新自动建库工具PCB Footprint Expert 2024.04 Pro / Library Expert 破解版

[求助]ProtelDXP包地的作用于问题

[复制链接]
admin 发表于 2012-9-6 07:32:18 | 显示全部楼层 |阅读模式

本文包含原理图、PCB、源代码、封装库、中英文PDF等资源

您需要 登录 才可以下载或查看,没有账号?注册会员

×
ProtelDXP包地有什么作用?铺铜不就大面积接地了吗?包地是不是应用于不铺铜、只针对个别特殊信号线进行的保护措施?
以下是我在包地过程中的问题:
2007439401890127.jpg
呈现违规的绿色,规则检查原来是线宽错误:
Processing Rule : Width Constraint (Min=0.254mm) (Max=0.254mm) (Preferred=0.254mm) (All)
Violation Arc (64.54mm,3mm) Top Layer Actual Width = 0.2032mm
Violation Arc (68.42mm,3mm) Top Layer Actual Width = 0.2032mm
Violation Arc (68.42mm,3mm) Top Layer Actual Width = 0.2032mm
Violation Track (65.5347mm,2.5174mm)(67.4812mm,2.5174mm) Top Layer Actual Width = 0.2032mm
Violation Track (65.5347mm,3.4826mm)(67.4812mm,3.4826mm) Top Layer Actual Width = 0.2032mm
Rule Violations :5
包地线怎么就自动弄成个那么细的。小于默认的0.254。。。
该怎么办啊?谢谢前辈指点迷津!
*滑块验证:
您需要登录后才可以回帖 登录 | 注册会员

本版积分规则

QQ|手机版|MCU资讯论坛 ( 京ICP备18035221号-2 )|网站地图

GMT+8, 2024-11-27 02:41 , Processed in 0.056234 second(s), 15 queries , Redis On.

Powered by Discuz! X3.5

© 2001-2024 Discuz! Team.

快速回复 返回顶部 返回列表