同时借台询问三个问题:
1.我在画多层次原理图时,将一个有很多引脚的元器件分成了三部分并画在三个不同的原理图中,那该怎样设置这三部分的属性,以使PCB封装时,让系统知道这三部分是属于同一个元器件的?
2.在一个原理图中,有一个数据总线端口DATA[0..31],那该原理图中的DATA0,DATA1,...,DATA31该如何设置以使它们与该总线端口相连呢?
3.我在编译我的多层原理图时,总是出现许多这样的错误:duplicate net name DATA0,...说是一个原理图中的数据线DATA0与另一个原理图中的数据线DATA0同名.但这两个原理图一个是SDRAM 另一个是ARM,二者的数据线是要连接在一起的,肯定要设置成同名了.