有关设计检查的问题

admin 发表于 2012-9-5 13:41:37 | 显示全部楼层 |阅读模式

您需要登录才可以下载或查看，没有账号？注册会员

在做layout的配线过程中，net的变动是难免的。我们通过netlist manager进行更改。如果改的次数多了，改动时难免会出错。
请问大家有没有办法根据最终的 net对PCB进行一次 erc 的检查？

*滑块验证:

您需要登录后才可以回帖登录 | 注册会员

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-28 14:27 , Processed in 0.056971 second(s), 11 queries , Redis On.

账号		自动登录	找回密码
密码			注册会员