高速电路设计之IBIS模型应用(原创)

高性能系统电路是包含了诸如并行处理或复杂功能的设计，运行高速时钟，需要在比较恶劣的条件下完成板上电路设计。在前期限制带宽下，处理诸如严格时钟分布和高速接口这样的应用对当今的设计者而言是关键的挑战。因此，对设计仿真的能力成为项目成功的决定性因素。设计的时间周期将越来越短，在许多事例中，对构建原型中的花费不再可行。为了解决这些问题，设计者更多的需要器件模型和精确的板级仿真，自从这个功能已经成为一种要求而不仅仅是一个选项。现在，面临的挑战包括：如何在没有板上全部的模型时，完成板级仿真？迄今为止，在创建出电路级模型的今天，SPICE已经成为唯一的形式。然而，创建这些模型的半导体器件厂商因为设计知识产权和电路设计信息的缘故，并不愿提供这些模型。
IBIS模型文件不需要模型电路的版权信息因而就不会发生电路设计信息泄密的问题。另外，一个SPICE模型可能泄漏一些半导体器件商认为是机密的信息，例如，像电路节连接信息和处理参数信息。IBIS模型不仅准确地描述了I/O结构中非线性问题，还加入了在模型参数中需要注意的寄生效应和ESD结构。
此外，由于IBIS的行为描述的方式，令模型仿真所花费的时间比用SPICE模型要快25倍。而且，IBIS没有SPICE模型中存在的收敛性问题，能运行在大多数广泛的业界平台下，因此大多数EDA供应商支持IBIS规范。而与之鲜明对照的是，一个厂商的SPICE模型不能用于别的仿真器，因而任何商业版的SPICE都与原始的SPICE2G6有所差异。 IBIS最主要就是应用在对系统板的信号完整性分析。由于可以通过测试平台和仿真数据，因而IBIS模型易于创建。对PCB上的一些网络的仿真可以用SPICE实现，但是随着网络线的数量和PCB板的复杂度的增加，有SPICE完成整板的仿真已经不太可能。这样像IBIS模型的一个快速的、准确地行为模式是非常理想的。
[此贴子已经被作者于2005-12-9 9:01:04编辑过]