设计最优化的时钟电路

admin · 发表于 2012-9-5 01:49:16

本文包含原理图、PCB、源代码、封装库、中英文PDF等资源

您需要登录才可以下载或查看，没有账号？注册会员

×

高速数字电路设计超越了简单的“1”与“0”的世界而进入模拟电路领域，避免传输线效应造成的系统故障是设计师们必须认真解决的问题。本文的目的是通过对49FCT3807与SDRAM的一驱一和一驱二时钟电路的SI（信号完整性）分析和参数的优化举例，使硬件设计工程师和PCB设计工程师了解在设计时需要考虑和注意之处。希望能够抛砖引玉。

设计最优化的时钟电路.pdf

账号		自动登录	找回密码
密码			注册会员

设计最优化的时钟电路

本文包含原理图、PCB、源代码、封装库、中英文PDF等资源

相关帖子