高性能CMOS采样保持电路的设计

引言
          采样／保持电路是模数转换器的重要组成部分，它的性能决定着整个A／D转换器的性能。随着科学技术的发展，系统对A／D转换器的速度和精度要求越来越高，因此，设计一个高性能的采样／保持电路就显得尤为重要。
          一般的采样保持电路都是采用开关电容电路来实现的。由于MOS开关固有的电荷注入与时钟馈通效应，采样／保持电路一般难以得到理想的情况。尽管已经提出了许多技术和电路结构［1］但是电荷注人和时钟馈通效应所导致的非线性对电路性能的影响还是很大。
          采样／保持电路的另外一个设计难点在于运算放大器的设计。采样／保持电路的精度决定于放大器的增益，高增益的运算放大器能够保证采样／保持电路达到很高的采样精度。而采样保持电路的速度则决定于运算放大器的带宽，高带宽的运算放大器能够保证采样／保持电路在很短的时间内达到所需的采样精度。而运算放大器的增益和带宽又是一种相互制约的关系。 本文介绍的采样／保持电路采用全差分结构，并通过底板采样技术有效的抑制电荷注入和时钟馈通效应 它采用高性能的增益自举运算放大器来减小由于有限增益和不完全建立带来的误差。该采样／保持电路在3．3V的电源电压下可实现60MHz的采样频率，其采样精度可以达到10位以上，完全能适用流水线AD转换器的采样部分。
          1 增益自举运算放大器的设计
          实际上，两级运算放大器可能有较大的增益，但是带宽却很小，这样就很容易导致较慢的反应速度。所以本文采用折叠式共源共栅增益自举运算放大器。这种放大器既有较大的增益，又能满足速度要求，同时，折叠式共源共栅电路还可以接成跟随器的形式。由于该电路不需要外接复杂的共模反馈电路(CMFB)，因而可以降低功耗，并免去外加共模反馈电路对整个运算放大器速度的影响。图1所示是增益自举运算放大器的电路结构。