dxYLiPlM.rar

我有一个问题想请教一下高手：
我在画PCB板时，将安全间距定为10mil，但我想keepout layer内（板子内部）的线安全间距定为10mil,而边缘keepout layer不受安全间距的约束（即所画的线、敷铜能与keepout间距小于10mil或重合），DRC检测时不报错。如何设计这个rule？是不是要设计两个约束条件？

另附上我的图，用99se画的，压缩了。